فراتر از سیماس

فراتر از سیماس (به انگلیسی: Beyond CMOS) به فناوری‌های منطق دیجیتال احتمالی آینده فراتر از محدودیت‌های مقیاس‌بندی فناوری سیماس اشاره دارد.[۱][۲][۳][۴] که چگالی و سرعت افزاره را به دلیل اثرات گرمایش محدود می‌کند.[۵]

فراتر از سیماس نام یکی از ۷ گروه تمرکز در آی‌تی‌آراِس ۲٫۰ (۲۰۱۳) و در جانشین آن، نقشه راه بین‌المللی برای افزاره‌ها و سامانه‌ها است.

پردازنده‌های با استفاده از سیماس از سال ۱۹۸۶ منتشر شدند (مثلاً ۱۲ مگاهرتز اینتل ۸۰۳۸۶). با کاهش ابعاد ترانزیستور سیماس، سرعت کلاک نیز افزایش یافت. از حدود سال ۲۰۰۴، سرعت کِلاک سی‌پی‌یو با سیماس در حدود ۳٫۵ گیگاهرتز بازایستاده.

نموداری از افزایش بازدهی در «مُور بیشتر» (یعنی بهبودهای بیشتر در فناوری فعلی) و «فراتر از سیماس» (یعنی یک تغییر الگو در فناوری) ممکن است. از نقشه راه بین‌المللی برای افزاره‌ها و سامانه‌ها[۶]

اندازه افزاره‌های سیماس همچنان رو به کاهش است - مدل بهینه‌سازی-معماری-فرایند اینتل (و مدل تیک‌تاک قدیمی) و آی‌تی‌آراِس را ببینید:

  • آی‌وی بریج ۲۲ نانومتری در سال ۲۰۱۲
  • اولین پردازنده ۱۴ نانومتری که در سه‌ماهه آخرسال ۲۰۱۴ عرضه شد.
  • در می ۲۰۱۵، سامسونگ الکترونیکس ۳۰۰ را نشان داد ویفر میلی‌متری از تراشه‌های ۱۰ نانومتری فین‌فِت.[۷]

هنوز مشخص نیست که آیا ترانزیستورهای سیماس همچنان زیر ۳ نانومتر کار خواهند کرد یا خیر[۴] ۳ نانومتر را ببینید.

مقایسه فناوری

حدود سال ۲۰۱۰، ابتکار تحقیقات نانوالکترونیک (NRI) مدارهای مختلف را در فناوری‌های مختلف مورد مطالعه قرار داد.[۸]

نیکونوف در سال ۲۰۱۲،[۹] بسیاری از فناوری‌ها را محک زد (از لحاظ نظری) و در سال ۲۰۱۴ آن را به روز کرد.[۱۰] معیار سال ۲۰۱۴ شامل ۱۱ فناوری الکترونیکی، ۸ فناوری اسپینترونیک، 3 اوربیترونیک، ۲ فروالکتریک و ۱ فناوری استراینترونیک بود.[۱۰]

گزارش ۲۰۱۵ آی‌تی‌آراِس ۲٫۰ شامل یک فصل مفصل در فراتر از سیماس،[۱۱] است که رَم و دروازه‌های منطقی را پوشش می‌دهد.

برخی از زمینه‌های تحقیق

رایانش با ابررسانا و آراِس‌اِف‌کیو

رایانش با ابررسانا شامل چندین فناوری فراتر از سیماس است که از افزاره‌های ابررسانا، یعنی پیوند جوزفسون، برای پردازش و رایانش سیگنال‌های الکترونیکی استفاده می‌کنند. یک نوع به نام منطق کوانتومی تک‌شار سریع (آراِس‌اِف‌کیو) توسط اِن‌اِس‌اِی در یک بررسی فناوری در سال ۲۰۰۵ امیدوارکننده در نظر گرفته شد، علی‌رغم این اشکال که ابررساناهای موجود به دماهای برودتی نیاز دارند. از سال ۲۰۰۵، انواع منطق ابررسانا با انرژی کارآمدتر توسعه یافته‌اند و برای استفاده در رایانش در مقیاس بزرگ در نظر گرفته شده‌اند.[۱۴][۱۵]

جستارهای وابسته

  • نقشه راه فناوری بین‌المللی برای نیم‌رسانا
  • نقشه راه بین‌المللی برای افزاره‌ها و سامانه‌ها
  • قانون مور
  • مقیاس‌بندی ماسفت
  • نانواِسترین، پروژه ای برای توصیف مواد پیزوالکتریک برای سوئیچ‌های کم‌مصرف
  • اس-پالس‌ئی، مسیر کوچک‌سازی (به انگلیسی: Shrink-Path) اتحادیه اروپا برای ابررساناهای الکترونیکی با توان بسیار کم
  • نیم‌رسانای اکسید فلزی مکمل احتمالی (پی‌سیماس)

منابع

  1. ↑ "Extending the road beyond CMOS. Hutchby 2002" (PDF). Archived from the original (PDF) on 2022-12-06. Retrieved 2023-04-16.
  2. ↑ Nikonov, Dmitri E.; Young, Ian A. (September 2012). "Overview of Beyond-CMOS Devices and A Uniform Methodology for Their Benchmarking". arXiv:1302.0244 [cond-mat.mes-hall].
  3. ↑ Bernstein (2011). "Device and Architecture Outlook for Beyond CMOS Switches". Archived from the original on 2015-02-22. Retrieved 2015-02-22. {{cite journal}}: از پارامتر ناشناخته |displayauthors= صرف نظر شد (|display-authors= پیشنهاد می‌شود) (کمک); یادکرد journal نیازمند |journal= است (کمک)
  4. 1 2 "Review of Advanced and Beyond CMOS FET Technologies for Radio Frequency Circuit Design. Carta 2011" (PDF). Archived from the original (PDF) on 2015-02-23. Retrieved 2015-02-23.
  5. ↑ Frank, D.J. (March 2002). "Power-constrained CMOS scaling limits". IBM Journal of Research and Development. 46 (2.3): 235–244. CiteSeerX 10.1.1.84.4043. doi:10.1147/rd.462.0235.
  6. ↑ "Beyond CMOS" (PDF). The International Roadmap for Devices and Systems (2017 ed.). IEEE. 2018. Archived from the original (PDF) on 2018-07-03. Retrieved 2018-07-03.
  7. ↑ "Samsung vows to start 10nm chip production in 2016". 23 May 2015. Archived from the original on 16 July 2015. Retrieved 16 July 2015.
  8. ↑ Nikonov, Dmitri E.; Young, Ian A. (September 2012). "Overview of Beyond-CMOS Devices and A Uniform Methodology for Their Benchmarking". arXiv:1302.0244 [cond-mat.mes-hall].
  9. ↑ Nikonov, Dmitri E.; Young, Ian A. (September 2012). "Overview of Beyond-CMOS Devices and A Uniform Methodology for Their Benchmarking". arXiv:1302.0244 [cond-mat.mes-hall].
  10. 1 2 Nikonov; Young (2015). "Benchmarking of Beyond-CMOS Exploratory – Devices for Logic Integrated Circuits". IEEE Journal on Exploratory Solid-State Computational Devices and Circuits. 1: 3–11. Bibcode:2015IJESS...1....3N. doi:10.1109/JXCDC.2015.2418033.
  11. ↑ Beyond CMOS (PDF). International Technology Roadmap for Semiconductors 2.0 (2015 ed.). Archived (PDF) from the original on 2023-04-16. Retrieved 2017-06-16.
  12. ↑ Manipatruni, Sasikanth; Nikonov, Dmitri E.; Lin, Chia-Ching; Gosavi, Tanay A.; Liu, Huichu; Prasad, Bhagwati; Huang, Yen-Lin; Bonturim, Everton; Ramesh, Ramamoorthy (2018-12-03). "Scalable energy-efficient magnetoelectric spin–orbit logic". Nature. 565 (7737): 35–42. doi:10.1038/s41586-018-0770-2. ISSN 0028-0836. PMID 30510160.
  13. ↑ Seabaugh (September 2013). "The Tunneling Transistor". IEEE Spectrum. 50 (10). IEEE: 35–62. doi:10.1109/MSPEC.2013.6607013. Archived from the original on 2021-06-29. Retrieved 2023-04-16.
  14. ↑ Holmes, D.S.; Ripple, A.L.; Manheimer, M.A. (June 2013). "Energy-efficient superconducting computing—power budgets and requirements". IEEE Trans. Appl. Supercond. 23 (3). 1701610. Bibcode:2013ITAS...2301610H. doi:10.1109/TASC.2013.2244634. Archived from the original on 2022-10-10. Retrieved 2023-04-16.
  15. ↑ Holmes, D.S.; Kadin, A.M.; Johnson, M.W. (December 2015). "Superconducting Computing in Large-Scale Hybrid Systems". Computer. 48 (12): 34–42. doi:10.1109/MC.2015.375. Archived from the original on 2022-12-25. Retrieved 2023-04-16.

در ادامه مطلب

  • Banerjee, Niloy (2019-09-03). "New Door in the "Beyond CMOS" World". BISinfotech. Archived from the original on 2022-05-13. Retrieved 2022-05-13.
  • Nikonov, Dmitri E. ; Ian A. (2013–12). "Overview of Beyond-CMOS Devices and a Uniform Methodology for Their Benchmarking". Proceedings of the IEEE. 101 (12): 2498–2533. doi:10.1109/jproc.2013.2252317. ISSN 0018-9219.
  • Seabaugh, A.C. and Zhang, Q. , 2010. Low-voltage tunnel transistors for beyond CMOS logic. Proceedings of the IEEE, 98(12), pp. 2095–2110.
  • Bernstein, K. , Cavin, R.K. , Porod, W. , Seabaugh, A. and Welser, J. , 2010. Device and architecture outlook for beyond CMOS switches. Proceedings of the IEEE, 98(12), pp. 2169–2184.
  • Sasikanth Manipatruni, Nikonov, D.E. and Ian A. Young, 2018. Beyond CMOS computing with spin and polarization. Nature Physics, 14(4), pp. 338–343.
  • Banerjee, S.K. , Register, L.F. , Tutuc, E. , Basu, D. , Kim, S. , Reddy, D. and MacDonald, A.H. , 2010. Graphene for CMOS and beyond CMOS applications. Proceedings of the IEEE, 98(12), pp. 2032–2046.
  • Topaloglu, R.O. and Wong, H.S.P. eds. , 2019. Beyond-CMOS technologies for next generation computer design. Berlin/Heidelberg, Germany: Springer.
  • Sasikanth Manipatruni, Nikonov, D.E. , Lin, C.C. , Gosavi, T.A. , Liu, H. , Prasad, B. , Huang, Y.L. , Bonturim, E. , Ramesh, R. and Young, I.A. , 2019. Scalable energy-efficient magnetoelectric spin–orbit logic. Nature, 565(7737), pp. 35–42.

پیوند به بیرون

This page is issued from ویکی‌پدیا. The text is available under Creative Commons Attribution-Share Alike 4.0 unless otherwise noted. Additional terms may apply for the media files.